프로그래밍 가능한 논리 장치의 개발 이력에서 CPLD 는 일반적으로 EEPROM 기반 제품 구조를 참조하므로 비휘발성, 외부 구성 필요 없음, 기밀성, 프로그래밍 횟수 제한 (구조에 따라 2 차부터 10,000 회까지 다름) 등의 특징이 있으며 DSP 칩 주위의 디코딩 논리와 같은 접착 논리에 적용됩니다. IO 확장 IO 수평 이동 FPGA 칩 구성과 같은 애플리케이션 (예: Altera 의 MAX 및 MAX 시리즈 칩 Xilinx 의 XC, CoolRunner/II 시리즈 칩 Lattice 의 ispMACH /Z 시리즈 칩) 은 매크로 단위에서 매크로 장치까지의 CPLD 부품입니다.
FPGA 는 주로 4 입력 조회 테이블 (LUT) 을 사용하는 것을 의미합니다. SRAM 이 쉽게 손실되고 정전으로 데이터가 손실되기 때문에 FPGA 에는 외부 구성 ROM 이 필요합니다. 전원이 켜지면 FPGA 의 구성 데이터가 외부 rom 에서 FPGA 칩으로 가져온 다음 작동합니다. SRAM 이 장착된 FPGA 는 최신 기술로 업데이트할 수 있어 사용자에게 도움이 됩니다. FPGA 능력을 측정하는 기본 지표는 논리 테이블입니다. 논리 유닛 또는 논리 컴포넌트는 프로그래밍 가능한 LUT 와 프로그래밍 가능한 DFF 로 구성되며 조합 논리 기능을 완료합니다.
DFF 가 타이밍 기능을 구현하는 데 사용하는 FPGA 의 용량은 수천 개의 논리 유닛에서 수십만 개의 논리 유닛에 이르기까지 다양합니다. 예를 들어 Altera 의 Cyclone/II/III 와 Stratix/II/III 시리즈 칩 Xilinx Spartan/E/ A/ AN 과 Virtex/ 시리즈 칩은 모두 FPGA 부품이다.
칩 기술이 발달하면서 CPLD 와 FPGA 의 개념은 이미 모호해졌다. 예를 들어, Altera 와 Lattice 는 작은 용량의 비휘발성 프로그래머를 CPLD 에 넣습니다. 예를 들어, Altera 의 MAXII 시리즈와 Lattice 의 MACH XO 시리즈 칩, SRAM 기반 FPGA 와 플래시 스토리지 장치를 하나의 칩에 넣는 것은 기존의 CPLD 와는 다릅니다.
간단히 말해, FPGA 와 CPLD CPLD 를 아주 작은 용량으로 구분할 수 있습니다 (
시스템 비교
FPGA 와 CPLD 는 프로그래밍 가능한 ASIC 장치이며 많은 공통된 특징을 가지고 있지만 CPLD 와 FPGA 간의 구조적 차이로 인해 고유한 특징을 가지고 있습니다.
①CPLD 는 다양한 알고리즘을 완성하는 데 더 적합하고, 조합 논리 FP GA 는 타이밍 논리를 완성하는 데 더 적합합니다. 즉, FPGA 는 트리거가 풍부한 구조에 더 적합하며, CPLD 는 트리거가 제한적이고 제품 항목이 풍부한 구조에 더 적합합니다.
②②CPLD 의 연속 배선 구조는 타이밍 지연의 균일성과 예측 가능성을 결정하고, FPGA 의 세그먼트 배선 구조는 예측할 수 없는 것을 결정합니다.
③ FP GA 프로그래밍은 CPLD 보다 더 유연합니다. CPLD 는 고정 상호 연결 회로가 있는 논리 함수를 수정하여 FPGA 를 프로그래밍합니다. 주로 상호 연결의 배선을 변경합니다. FPGA 는 논리 문 아래에 프로그래밍할 수 있고 CPLD 는 논리 블록 아래에 프로그래밍할 수 있습니다.
④④FPGA 의 통합도는 CPLD 보다 높으며, 더 복잡한 배선 구조와 논리적 구현이 있다.
⑤CPLD 는 FPGA 보다 사용하기 쉽습니다. CPLD 의 프로그래밍은 E PROM 또는 FASTFLASH 기술을 사용하며, 외부 메모리 칩이 필요 없고 사용이 간단하며, FPGA 의 프로그래밍 정보는 외부 메모리에 저장해야 하며, 사용 방법이 복잡합니다.
⑥CPLD 는 FPGA 보다 빠르고 시간 예측 가능성이 강하다. 이는 FPGA 가 문급 프로그래밍, clb 간 분산 상호 연결, CPLD 는 논리 블록 레벨 프로그래밍이고 논리 블록 간 상호 연결은 집합이기 때문입니다.
⑦ 프로그래밍 모드에서 CPLD 는 주로 E PROM 또는 플래시 메모리를 기반으로 하며, 프로그래밍 횟수는 만 회에 달할 수 있습니다. 장점은 CPLD 가 시스템 전원이 꺼질 때 프로그래밍 정보를 잃지 않고 프로그래머에서 프로그래밍하고 시스템에서 프로그래밍하는 두 가지 방법으로 나뉩니다. 대부분의 FPGA 는 SRAM 을 기반으로 하며 시스템 전원이 꺼지면 프로그래밍 정보가 손실됩니다. 장치가 켜질 때마다 프로그래밍 데이터를 외부에서 SRAM 에 다시 기록해야 합니다. 장점은 언제든지 프로그래밍할 수 있고, 작업할 때 신속하게 프로그래밍할 수 있어 보드 및 시스템 수준의 동적 구성이 가능하다는 것입니다.
8 ⑧CPLD 보안, FPGA 보안 불량.
⑨ 일반적으로 CPLD 는 FPGA 보다 전력 소비량이 높고 통합도가 높을수록 더욱 두드러집니다.
복잡한 프로그래밍 가능한 논리 장치 (CPLD) 밀도가 증가함에 따라 디지털 장치 디자이너는 대규모 제품을 유연하고 쉽게 설계할 수 있으며 제품을 신속하게 시장에 진출할 수 있습니다. 많은 디자이너들은 CPLD 의 사용 편의성, 예측 가능한 타이밍, 고속의 장점을 이미 느끼고 있습니다. 그러나 과거에는 CPLD 의 밀도 제한으로 인해 FPGA 와 ASIC 로 전환해야 했습니다. 이제 디자이너는 CPLD 가 수십만 개의 문 밀도로 가져온 이점을 느낄 수 있습니다.
CPLD 구조는 논리적 경로의 곱을 사용하므로 대규모의 복잡한 설계의 연산 속도를 예측할 수 있으므로 원래 설계된 연산은 예측 가능하고 신뢰할 수 있으며 설계를 쉽게 수정할 수 있습니다. CPLD 는 본질적으로 유연하고, 타이밍이 간단하며, 라우팅 성능이 우수하다. 핀 출력을 그대로 유지하면서 설계를 변경할 수 있습니다. CPLD 는 FPGA 보다 더 많은 I/O 와 더 작은 크기를 가지고 있습니다.
현재 통신 시스템에 사용되는 표준이 매우 많기 때문에, 장비는 고객의 요구에 따라 서로 다른 표준을 지원하도록 구성해야 한다. CPLD 는 표준과 프로토콜이 진화함에 따라 다양한 프로토콜 및 변경 기능을 지원할 수 있으며, 이는 표준이 완전히 성숙되기 전에 하드웨어 설계를 시작한 다음 최종 표준의 요구 사항에 맞게 코드를 수정할 수 있기 때문에 시스템 설계자에게 큰 편리함을 제공합니다. 소프트웨어로만 구성된 솔루션이 더 좋습니다. NRE 비용은 ASIC 보다 저렴하고 유연한 제품도 시장에 더 빨리 진출할 수 있습니다. CPLD 프로그래머블 프로그램의 장점은 다음과 같습니다
● 풍부한 논리와 메모리 리소스 (Cypress Delta K 의 RAM 이 Kb 를 초과).
● 중복 라우팅 리소스가있는 유연한 타이밍 모드 |
● 핀 출력을 유연하게 바꿀 수 있다.
● 시스템에 설치한 후 다시 프로그래밍할 수 있다.
낮은 수의 I/O
● 성능을 보장하는 통합 메모리 제어 로직
● 단일 칩 CPLD 및 프로그래머블 PHY 프로그램을 제공합니다.
이러한 장점으로 인해 설계 모델링 비용이 낮아 설계 프로세스의 모든 단계에서 설계를 늘리거나 핀 출력을 변경할 수 있으며 곧 출시될 수 있습니다.
CPLD 구조
CPLD 는 거친 구조의 프로그래밍 가능한 논리 장치입니다. 풍부한 논리적 자원 (즉, 레지스터에 대한 논리 문의 비율이 높음) 과 매우 유연한 케이블 연결 자원을 갖추고 있습니다. CPLD 의 배선은 연결되어 있고 FPGA 의 배선은 분리되어 있습니다. FPGA 는 더 유연할 수 있지만 많은 점퍼를 포함하므로 CPLD 보다 느립니다.
CPLD 는 수평 및 수직 라우팅 채널로 연결된 클러스터 어레이로 배열됩니다. 이러한 라우팅 채널은 장치의 핀이나 입력으로 신호를 보내고 CPLD 내부의 논리 그룹에 연결합니다.
CPLD 가 거친 이유는 논리 그룹이 라우팅 수보다 크기 때문에 CPLD 의 논리 그룹이 FPGA 의 기본 단위보다 훨씬 크기 때문에 FPGA 가 세밀하기 때문입니다.
CPLD 기능 모듈
CPLD 의 가장 기본적인 단위는 매크로 단위입니다. 매크로 셀에는 레지스터 (가능한 많은 제품 용어를 입력으로 사용) 및 기타 유용한 기능이 포함되어 있습니다.
각 매크로 단위는 곱 항목을 사용하기 때문에 디자이너는 추가 경로를 추가하지 않고도 많은 조합 논리를 배포할 수 있습니다. 따라서 CPLD 는 논리 모듈 (LB) 형식으로 정렬된 논리적으로 풍부한 매크로 단위로 간주됩니다. 각 논리 모듈은 먼저 연산한 다음 또는 연산하여 조합 논리를 구현하는 매크로 단위로 구성됩니다.
각 논리 그룹에는 하나의 논리 모듈이 있으며, 모든 논리 그룹은 동일한 프로그래밍 가능한 상호 연결 매트릭스에 연결됩니다.
각 그룹에는 단일 포트 논리 그룹 엔클로저 2 개와 다중 포트 채널 엔클로저 1 개도 포함됩니다. 전자는 각 모듈에 B 스토리지가 있고, B 전용 통신 스토리지가 있으며, 전용 제어 논리가 있는 단일 포트 다중 포트 또는 FIFO 로 구성할 수 있습니다.
CPLD 의 장점은 무엇입니까?
I/O 가 많습니까?
CPLD 의 장점 중 하나는 주어진 장치 밀도로 더 많은 I/O 수를 제공할 수 있으며 때로는 최대% 까지 제공할 수 있다는 것입니다.
단순 시계열 모델
다른 프로그래밍 가능한 구조에 비해 CPLD 의 장점은 CPLD 의 거친 특성 때문에 간단하고 예측 가능한 타이밍 모델이 있다는 것입니다.
CPLD 는 라우팅에 관계없이 지정된 시간 동안 광범위한 동등한 상태를 제공할 수 있습니다. 이것이 설계 성공의 열쇠입니다. 초기 설계 작업 속도를 높일 수 있을 뿐만 아니라 설계 및 디버깅 프로세스도 가속화할 수 있습니다.
거친 CPLD 구조의 장점
CPLD 는 거친 구조로, 출입 장치 경로가 더 적은 스위치를 통과하고 지연도 적기 때문에 동등한 FPGA 에 비해 CPLD 가 더 높은 주파수에서 작동할 수 있고 성능이 더 좋다는 것을 의미합니다.
CPLD 의 또 다른 장점은 케이블 연결이 쉬운 구조로 레이아웃 설계 작업을 쉽게 수행할 수 있기 때문에 소프트웨어 컴파일 속도가 빠르다는 것입니다.
세분화 된 FPGA 구조의 장점
FPGA 는 세밀한 구조입니다. 즉, 각 셀 사이에 세밀한 지연이 있음을 의미합니다. 만약 소량의 논리가 밀접하게 배열되어 있다면, FPGA 의 속도는 상당히 빠르다. 그러나 설계 밀도가 증가함에 따라 신호는 많은 스위치를 거쳐야 하고 지연도 빠르게 증가하여 전반적인 성능을 저하시킵니다. CPLD 의 거친 구조는 이러한 디자인 레이아웃의 변화에 잘 적응할 수 있습니다.
유연한 출력 핀
CPLD 의 거친 구조 및 타이밍 특성은 예측 가능하므로 디자이너는 설계 프로세스의 후반부에도 출력 핀을 변경할 수 있으며 타이밍은 변경되지 않습니다.
CPLD 와 FPGA 가 서로 다른 논리적 설계 기술을 필요로 하는 이유는 무엇입니까?
FPGA 는 기본 단위와 라우팅 구조가 CPLD 보다 작은 세밀한 장치입니다. FPGA 는 레지스터가 풍부하고 (즉, 레지스터와 논리문의 비율이 높음), CPLD 는 정반대로 논리가 풍부하다.
많은 디자이너들은 간단하고 빠르기 때문에 CPLD 를 선호합니다. CPLD 는 상태 기계, 주소 디코더 논리 등 논리적 집약형 어플리케이션에 더 적합하며, FPGA 는 CPU, DSP 등의 레지스터 집약형 설계에 더 적합합니다.
새 CPLD 패키지
CPLD 에는 단일 칩 자체 부팅 시나리오를 포함한 다양한 밀도와 패키지 유형이 있습니다. 자체 부팅 시나리오는 플래시 메모리와 CPLD 를 하나의 패키지로 통합하므로 외부 부팅 장치 없이 설계의 복잡성을 줄이고 보드 공간을 절약할 수 있습니다. 지정된 패키지 크기에서 부품 밀도가 더 높기 때문에 설계자가 회로 기판의 핀 출력을 변경하지 않고도 설계를 확대할 수 있습니다.
CPLD 의 전력 소비량
CPLD 는 동일한 밀도의 FPGA 에 비해 대기 전력 소비량이 적습니다.
CPLD FPGA (대기 전류 (Vcc 가 v 인 경우))
K μA mA
K μA mA
K 엄마
CPLD 는 핸드헬드 장치와 같이 저전력 및 저온이 필요한 배터리 전원 어플리케이션에 특히 적합합니다.
많은 디자이너들은 전통적인 PLD 에 익숙하며 이러한 구조에 내재된 유연성과 사용 편의성을 좋아합니다. CPLD 는 ASIC 와 FPGA 디자이너에게 보다 간단하고 편리한 구조로 자신의 설계를 실현할 수 있는 좋은 옵션을 제공합니다. 현재 CPLD 는 수십만 개의 문 밀도에 도달하여 오늘날의 통신 설계에 필요한 높은 성능을 제공합니다. 10,000 개 이상의 문 설계에는 여전히 ASIC 과 FPGA 가 필요하지만 소규모 설계 CPLD 에 대한 가격 대비 성능 대안입니다.
FPGA 는 구성 가능한 논리 블록 (CLB), IOB (Input Output 블록) 및 상호 연결을 포함한 논리 유닛 어레이 (LCA) 의 새로운 개념을 채택했습니다. FPGA 의 기본 기능은 다음과 같습니다.
FPGA 를 사용하여 ASIC 회로를 설계하는 사용자는 칩을 생산하지 않고도 공유 칩을 얻을 수 있습니다. FPGA 는 다른 완전 사용자 정의 또는 반사용자 정의 ASIC 회로의 파일럿 샘플로 사용할 수 있습니다.
) FPGA 에는 풍부한 트리거와 I/O 핀이 있습니다.
) FPGA 는 ASIC 회로에서 설계 주기가 가장 짧고, 개발 비용이 가장 낮으며, 위험이 가장 낮은 부품 중 하나입니다.
) FPGA 는 고속 CHMOS 공정을 사용하여 전력 소비량이 낮고 CMOS TTL 등급과 호환됩니다.
FPGA 칩은 소량 배치 시스템이 시스템 통합의 신뢰성을 높이는 가장 좋은 선택 중 하나라고 할 수 있다.
현재 FPGAs 는 XILINX 의 XC 시리즈, TI 사의 TPC 시리즈, ALTERA 의 FIEX 시리즈 등 다양한 종류가 있습니다. FPGAs 의 작동 상태는 슬라이스 ram 에 저장된 프로그램에 의해 설정되므로 작업할 때 슬라이스 내 RAM 을 프로그래밍해야 하며, 사용자는 구성 방법에 따라 다른 프로그래밍 방법을 사용할 수 있습니다.
전원이 켜지면 FPGA 칩이 EPROM 의 데이터를 칩 내 프로그래밍 RAM 으로 읽습니다. 구성이 완료되면 FPGA 는 작업 상태로 돌아갑니다. 전원이 꺼지면 FPGA 내부의 논리적 관계가 사라집니다. 따라서 FPGA 는 전용 FPGA 프로그래머 없이 재사용할 수 있습니다. FPGA 기능을 수정해야 할 경우 EPROM 하나만 교체하면 동일한 FPGA 의 프로그래밍 데이터가 서로 다른 회로 기능을 생성할 수 있습니다. 따라서 FPGA 의 사용은 매우 유연합니다.
Lishi Xinzhi/article/program/QRS/201311//kloc-0